台积电第二代 3nm 工艺到来,N3E 芯片已流片

时间:2022-10-27 11:36:14

作者:admin

来源:系统大师

  10 月 26 日消息,Alphawave 公司表示,其已经流片(Tape out)了业界首批使用台积电 N3E 制造技术(第二代 3 纳米级工艺节点)的芯片之一。该芯片已由台积电生产,并成功通过了所有必要的测试,将于本周晚些时候在台积电的 OIP 论坛上展示。

  该芯片是 Alphawave IP ZeusCORE100 1-112Gbps NRZ / PAM4 串行器-解串器(SerDes),支持未来几年将流行的众多标准,包括 800G 以太网、OIF 112G-CEI、PCIe 6.0 和 CXL3.0。据称,SerDes 支持超长的通道,为下一代服务器提供灵活的连接解决方案。

台积电第二代 3nm 工艺到来,N3E 芯片已流片

Alphawave IP

  Alphawave 公司总裁兼首席执行官 Tony Pialis 称:“Alphawave 很荣幸成为首批利用台积电最先进的 3 纳米技术的公司之一。我们的合作关系将继续带来创新的高速连接技术,为最先进的数据中心提供动力,我们很高兴能在台积电 OIP 论坛活动中展示这些解决方案。”

台积电第二代 3nm 工艺到来,N3E 芯片已流片

  台积电计划在未来两到三年内推出五种 3 纳米级工艺技术,第一代 3nm 工艺 N3 预计将被台积电的大客户苹果用于少数设计,而第二代 3nm 工艺 N3E 将具有改进的工艺窗口,这意味着有更快的产出时间,更高的产量,更高的性能和更低的功耗。

  N3E 预计将比 N3 更广泛地被采用,但其大规模生产计划在 2023 年中期或 2023 年第三季度开始,大约在台积电使用其 N3 生产节点启动大批量制造(HVM)一年后。

台积电第二代 3nm 工艺到来,N3E 芯片已流片

  IT之家了解到,在台积电明年开始 N3E HVM 之后,其计划再提供三个 3 纳米级节点,包括面向性能的 N3P,用于需要高晶体管密度的芯片的 N3S,以及用于性能要求高的应用的 N3X,如微处理器。

大家都在看

电脑教程专题 更多+

提取码
XGZS
关闭 前往下载